PCB 보드에서 장치의 레이아웃인지 또는 정렬에 관계없이 특정 요구 사항이 있습니다. 예를 들어, 입력 및 출력 라인은 간섭을 생성하지 않도록 평행을 피하려고 시도해야합니다. 접지 분리를 추가하려면 2 개의 신호 라인 병렬 정렬이 필요합니다. 2 개의 인접한 배선 층의 배선 층이 서로 수직으로 노력하여 기생 커플 링을 쉽게 생성하기 쉽습니다. 전력과 접지는 가능한 한 두 층으로 나누어야합니다. 라인 너비, 디지털 회로 PCB는 회로를 만들기 위해 사용 가능한 넓은 접지 라인, 즉지면 네트워크 (아날로그 회로를 이런 식으로 사용할 수 없음)를 형성하고, 구리의 넓은 영역을 형성합니다.
다음은 Microcontroller Control Board의 설계에서 고려해야 할 원칙 및 일부 세부 사항에 대한 설명입니다.
1. 컴퓨터 레이아웃
구성 요소의 레이아웃 측면에서, 서로 관련된 구성 요소는 가능한 한 가깝게 배치되어야합니다. 예를 들어 클럭 생성기, 크리스탈, CPU 시계 입력은 노이즈가 발생하기 쉬우므로 일부와 더 가깝게 배치해야합니다. 소음이 발생하기 쉬운 장치의 경우 소형 회로, 고전류 회로 스위칭 회로 등이 가능한 한 멀리 떨어져 있어야하며, 마이크로 컨트롤러 (ROM)의 스토리지 회로에서 가능한 한 멀리 있어야합니다. 가능하면 이러한 회로는 가능합니다. 반 간 회의에 도움이되는 별도의 회로 보드로 만들어져 회로 작업의 신뢰성을 향상시킵니다.
2. 커피 링 커패시터
ROM, RAM 및 기타 칩과 같은 주요 구성 요소 옆에 디커플링 커패시터를 설치하십시오. 실제로, PCB 보드 정렬, 핀 연결 및 배선에는 큰 유도 효과가 포함될 수 있습니다. 큰 인덕터는 VCC 정렬에서 심각한 스위칭 노이즈 스파이크를 일으킬 수 있습니다. VCC 정렬에서 노이즈 스파이크 스위치를 방지하는 유일한 방법은 VCC와 전력 접지 사이에 0.1UF 전자 디커플링 커패시터를 배치하는 것입니다. PCB에서 표면 마운트 구성 요소를 사용하는 경우 칩 커패시터를 구성 요소에 직접 인접하여 사용하여 VCC 핀에 고정 될 수 있습니다. 도자기 칩 커패시터를 사용하는 것이 가장 좋습니다.이 커패시터는 온도와 시간에 대한이 커패시터의 유전체 안정성 외에도 ESL (Electrostatic 손실)과 고주파 임피던스가 높기 때문에 매우 좋습니다. 고주파수의 높은 임피던스로 인해 탄탈 룸 커패시터를 사용하지 마십시오.
디커플링 커패시터를 배치 할 때는 다음 사항을 기록해야합니다.
(1) PCB의 전력 입력에 걸쳐 약 100UF의 전해 커패시터를 연결하거나 크기가 허용되는 경우 더 큰 커패시턴스를 연결하십시오.
(2) 원칙적으로, 0.01UF 세라믹 칩 커패시터는 각 IC 칩 옆에 배치되어야한다. 보드 간격이 너무 작아서 적합하지 않으면 10 ~ 10마다 1 ~ 10의 탄탈 룸 커패시터를 배치 할 수 있습니다.
(3) 꺼질 때 간섭에 대한 면역력이 약하고 전류 변화가 큰 성분과 RAM 및 ROM과 같은 저장 성분의 경우, 디퍼 커플 링 커패시터는 전원 라인 (VCC)과 접지 사이에 연결되어야합니다.
(4) 커패시터의 리드는 너무 길어서는 안되며, 특히 고주파 바이 패스 커패시터에는 리드와 함께 제공되어서는 안됩니다.
디커플링 커패시터를 배치 할 때는 다음 사항을 기록해야합니다. 3. 지상 디자인
마이크로 컨트롤러 제어 시스템에는 시스템 접지, 방패 접지, 논리 접지, 아날로그 접지 등의 많은 유형의 접지가 있습니다.지면이 제대로 배치되어 있는지 여부에 관계없이 보드의 간섭에 대한 면역이 결정됩니다. 근거와 접지 지점을 설계 할 때는 다음과 같은 문제를 고려해야합니다.
(1) 논리적 및 아날로그 접지는 해당 전력 접지에 각각의 접지를 연결하여 별도로 연결하고 결합되지 않아야합니다. 아날로그 접지는 설계 중에 가능한 두껍게되어야하며 리드 엔드의 접지 영역은 가능한 한 커야합니다. 일반적으로 입력 및 출력 아날로그 신호의 경우 옵토 커플러를 통해 마이크로 컨트롤러 회로에서 분리하는 것이 가장 좋습니다.
(2) 논리 회로의 인쇄 회로 버전의 설계에서,지면은 회로의 간섭에 대한 면역을 개선하기 위해 폐쇄 루프 형태를 형성해야한다.
(3) (3)지면 와이어는 가능한 한 두껍게되어야합니다. 접지 와이어가 매우 얇은 경우, 접지 저항이 커져지면 전위가 전류에 따라 변할 수있게하여 불안정한 신호 수준을 초래하고 회로의 간섭에 대한 면역이 감소합니다. 배선 공간의 경우 메인지면의 너비가 최소 2 ~ 3mm 이상을 보장 할 수있게되면 구성 요소 핀의 접지선은 약 1.5mm 여야합니다.
(4) 접지 지점의 선택에주의를 기울이십시오. 보드의 신호 주파수가 1MHz보다 낮을 때, 배선과 구성 요소 사이의 전자기 유도의 영향은 매우 작으며 접지 회로에 의해 형성된 루프 전류는 간섭에 더 큰 영향을 미치므로 접지 지점은 있어야합니다. 루프를 형성하지 않도록 사용됩니다. 보드의 신호 주파수가 10MHz보다 높으면 배선의 명백한 유도 효과로 인해 접지 임피던스가 커지고 접지 회로에 의해 형성된 루프 전류는 더 이상 큰 문제가되지 않습니다. 따라서 지상 임피던스를 최소화하기 위해 여러 접지 지점을 사용해야합니다.
4. 기타
(1) 전력 코드의 레이아웃은 정렬 폭을 두껍게하려고 전류의 크기 외에도 배선에서 전원 코드, 접지선 정렬 방향 및 데이터 라인 정렬 본문을 배선과 일치시켜야합니다. 지면 선이 끝나는 작업은 포장 도로의 정렬없이 보드의 바닥이 될 것입니다.이 방법은 회로의 간섭 방지 능력을 향상시키는 데 도움이됩니다.
(2) 임피던스를 최소화하기 위해 데이터 라인의 너비는 가능한 한 넓어 야합니다. 데이터 라인의 너비는 0.3mm (12mil) 이상이어야하며 0.46 ~ 0.5mm (18mil ~ 20mil)가 사용되면 더 좋습니다.
(3) 보드의 한 바이어스는 약 10pf의 용량 성 효과를 가져 오기 때문에 고주파 회로에 대해 너무 많은 간섭을 불러 일으킬 것이므로 배선시 VIA의 수는 가능한 한 많이 줄여야합니다. 다시, 너무 많은 VIA가 보드의 기계적 강도를 줄일 수 있습니다.